## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平6-82524

(43)公開日 平成6年(1994)3月22日

| (51)Int.Cl. <sup>5</sup><br>G 0 1 R 31/28 | 識別記号  | 庁内整理番号  | FI            | 技術表示箇所 |
|---|-------|---------|---------------|--------|
| G 1 1 C 29/00                             | 303 B | 6741-5L |               |        |
|   |       | 6912-2G | G 0 1 R 31/28 | G      |


|                   | 審査請求 未請求 請求項の数 2(全 37 頁)  |
|-------------------|---|
| 特顯平4-232003       | (71)出願人 000006013   |
| 平成 4年(1992) 8月31日 | 三菱電機株式会社<br>東京都千代田区丸の内二丁目 2番 3 号<br>(72)発明者 前野 秀史<br>兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機<br>株式会社カスタムエル・エス・アイ設計技<br>術開発センター内 |
|                   | (74)代理人 弁理士 深見 久郎 (外3名)   |
|                   |   |

# (54)【発明の名称】 半導体集積回路装置

## (57)【要約】

【目的】 マルチポートRAMおよびスキャンパス方式 のテスト回路を含む半導体集積回路装置において、テス トパターンの増大を抑制しかつテスト回路の付加による 半導体チップの面積増大を抑制することである。

【構成】 データ比較機能を有するデータ入出力用スキ ャンレジスタ群400を設け、そのデータ入出力用スキ ャンレジスタ群400をマルチポートRAM2の書込み ポートおよび読出しポートで共用する。



**BEST AVAILABLE COPY** 

【特許請求の範囲】

【請求項1】 独立にアドレス指定可能な1つ以上の読出しポートおよび1つ以上の暫込みポートを含み、複数の読出しデータ端子および複数の費込みデータ端子を有する記憶手段と、

1

直列に接続された複数のスキャンレジスタを含むスキャンパスとを備え、

前記複数のスキャンレジスタの各々は、

シリアル入力端子、

第1のパラレル入力端子、

第2のパラレル入力端子、

与えられるデータを保持して出力する第1の保持手段、 与えられるデータを保持して出力する第2の保持手段前 記第1のパラレル入力端子のデータを前記第1の保持手 段に伝達する第1の伝達手段、

前記シリアル入力端子のデータを前記第1および第2の 保持手段の一方に伝達する第2の伝達手段、

前記第2のパラレル入力端子のデータを前記第2の保持 手段に伝達する第3の伝達手段、

前記第1および第2の保持手段の前記一方から出力され 20 るデータを前記第1および第2の保持手段の他方に伝達 する第4の伝達手段、

前記第1の保持手段から出力されるデータを受ける第1 のパラレル出力端子、

前記第2の保持手段から出力されるデータを受ける第2 のパラレル出力端子、

前記第1および第2の保持手段の前記他方から出力され るデータを受けるシリアル出力端子、

前記第2のパラレル入力端子のデータを前記第1の保持 手段から出力されるデータと比較する比較手段、および <sup>30</sup> 前記比較手段の比較結果に従って前記第3の伝達手段を 能動化または非能動化する能動化手段を含み、

各スキャンレジスタの前記シリアル入力端子は前段のス キャンレジスタの前記シリアル出力端子に接続され、

前記記憶手段の各読出しデータ端子は1つのスキャンレジスタの前記第2のパラレル入力端子に接続され、前記記憶手段の各書込みデータ端子は1つのスキャンレジスタの前記第1のパラレル出力端子に接続される、半導体集積回路装置。

【請求項2】 独立にアドレス指定可能な1つ以上の読 40 出しポートおよび1つ以上の書込みポートを含み、複数 の読出しデータ端子および複数の書込みデータ端子を有する記憶手段と、

直列に接続された複数のスキャンレジスタを含むスキャンパスとを備え、

前記複数のスキャンレジスタの各々は、

シリアル入力端子、

第1のパラレル入力端子、

第2のパラレル入力端子

与えられるデータを保持して出力する第1の保持手段、

2

与えられるデータを保持して出力する第2の保持手段、 前記第1のパラレル入力端子のデータを前記第1の保持 手段に伝達する第1の伝達手段、

前記シリアル入力端子のデータを前記第1および第2の 保持手段の一方に伝達する第2の伝達手段、

前記第2のパラレル入力端子のデータを前記第2の保持 手段に伝達する第3の伝達手段、

前記第1および第2の保持手段の前記一方から出力されるデータを前記第1および第2の保持手段の他方に伝達 10 する第4の伝達手段、

前記第1の保持手段から出力されるデータを受ける第1 のパラレル出力端子、

前記第2の保持手段から出力されるデータを受ける第2 のパラレル出力端子、

前記第1および第2の保持手段の前記他方から出力されるデータを受けるシリアル出力端子、

前記第2のパラレル入力端子のデータを前記第1の保持 手段から出力されるデータと比較する比較手段、

前記第1の伝達手段を能動化または非能動化する第1の 能動化手段、

前記比較手段の比較結果に従って前記第3の伝達手段を 能動化または非能動化する第2の能動化手段、および所 定の信号に応答して、前記比較手段の比較結果にかかわ らず、前記第1の能動化手段に同期して前記第3伝達手 段を能動化または非能動化するように前記第2の能動化 手段を強制する強制手段を含み、

各スキャンレジスタの前記シリアル入力端子は前段のス キャンレジスタの前記シリアル出力端子に接続され、

前記記憶手段の各読出しデータ端子は1つのスキャンレジスタの前記第2のパラレル入力端子に接続され、前記記憶手段の各書込みデータ端子は1つのスキャンレジスタの前記第1のパラレル出力端子に接続される、半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、マルチポートメモリおよびスキャンパスを含む半導体集積回路装置に関し、特にテスト容易化設計方式に関する。

[0002]

【従来の技術】スキャンパスは、RAM(Random Access Memory)等の半導体集積回路装置のテストを行なうためのテスト補助回路(またはテスト回路)として用いられる。第1の従来技術として基本的なスキャンパスを説明し、第2の従来技術としてバイパス機能付きスキャンパスを説明し、第3の従来技術としてアドレス設定に全周期系列を用いるスキャンパスを説明する。

【0003】(1) 第1の従来技術

(a) 基本的なスキャンパスの構成

· 図40は、RAMのためのテスト補助回路(スキャンパ

ス) の構成を示すプロック図である。

【0004】RAM2aの周囲には、複数のアドレス用スキャンレジスタ(以下、ADスキャンレジスタと呼ぶ)10a、複数のデータ入力用スキャンレジスタ(以下、DIスキャンレジスタと呼ぶ)20aおよび複数のデータ出力用スキャンレジスタ(以下、DOスキャンレジスタと呼ぶ)30aが配列されている。RAM2aおよびスキャンレジスタ10a,20a,30aは、他のロジック回路(図示せず)とともに同一の半導体チップ上に形成されている。これらのスキャンレジスタ10a,20a,30aは、通常動作時には、半導体チップ上の他のロジック回路とRAM2とを接続し、RAM2aのテスト時には、半導体チップ上の他のロジック回路とRAM2aとを互いに分離する。

【0005】スキャンレジスタ10a,20a,30aはシリアル入力端子SICとシリアル出力端子SOCとの間に直列に接続され、スキャンパス(1種のシフトレジスタ)を構成する。RAM2aのテスト時には、スキャンパスのシフト機能によって、アドレス信号およびデータのようなテストデータが、RAM2aのアドレス入力端子A0~Am-1およびデータ入力端子DI1~DInを介してRAM2aに与えられる。RAM2aのテスト結果は、RAM2aのデータ出力端子DO1~DOnを介してスキャンパスのDOスキャンレジスタ30aに取込まれる。

【0006】(b) ADスキャンレジスタ 図41は、ADスキャンレジスタ10aの回路構成を示す。ADスキャンレジスタ10aは、NチャネルMOSトランジスタN51~N53およびインバータG51~G54を含む。インバータG51、G52はレシオ型ラッチ回路を構成し、インバータG53、G54もレシオ型ラッチ回路を構成する。インバータG52、G54は、それぞれインバータG51、G53よりも小さい駆動能力を有する。

【0007】ADスキャンレジスタ10aは、シリアル入力端子SI、シリアル出力端子SO、パラレル入力端子PI1およびパラレル出力端子PO1を有する。また、ADスキャンレジスタ10aは、パラレルクロックPCK1を受けるパラレルクロック端子pck1、アドレス用第1のシリアルシフトクロックSCK1Aを受けるシリアルクロック端子sck1a、およびアドレス用第2のシリアルシフトクロックSCK2Aを受けるシリアルクロック端子sck2aを有する。

【0008】RAM2aの通常動作時には、シリアルクロック端子scklaの電位が"L"に設定され、パラレルクロック端子pcklの電位が"H"に設定される。それにより、パラレル入力端子PIlからパラレル出力端子POlへアドレス信号が伝達される。このとき、シリアルクロック端子sck2aの電位は"H"および"L"のいずれに設定してもよい。

4

【0009】RAM2aのテスト時には、パラレルクロック端子pcklの電位が"L"に設定される。それにより、RAM2aが他のロジック回路と分離される。また、シリアルクロック端子sckla,sck2aに与えられる第1相および第2相のクロックSCK1A,SCK2Aによりシフト動作が行なわれる。それにより、ADスキャンレジスタ10aにテスト用アドレスが設定される。

【0010】(c) DIスキャンレジスタ 図42は、DIスキャンレジスタ20aの回路構成を示す。DIスキャンレジスタ20aは、図41のADスキャンレジスタ10aと同じ構成を有し、同一または相当部分には同一符号が付される。DIスキャンレジスタ20aは、第1のシリアルシフトクロック SCK1を受けるシリアルクロック端子sck2を受けるシリアルクロック端子sck2を有する。

【0011】RAM2aの通常動作時には、シリアルクロック端子scklの電位が"L"に設定され、パラレルクロック端子pcklの電位が"H"に設定される。それにより、パラレル入力端子PIlからパラレル出力端子POlへデータが伝達される。このとき、シリアルクロック端子sck2の電位は"H"および"L"のいずれに設定してもよい。

【0012】RAM2aのテスト時には、パラレルクロック端子pck1の電位が"L"に設定される。それにより、RAM2aが他のロジック回路から分離される。また、シリアルクロック端子sck1,sck2に与えられる第1相および第2相のシフトクロックSCK1A,SCK2Aによりシフト動作が行なわれる。それにより、DIスキャンレジスタ20aにテスト用入力データが設定される。

【0013】(d) DOスキャンレジスタ 図43は、DOスキャンレジスタ30aの回路構成を示す。DOスキャンレジスタ30aにおいて、ADスキャンレジスタ10aおよびDIスキャンレジスタ20aと同一または相当部分には同一符号が付される。DOスキャンレジスタ30aは、NチャネルMOSトランジスタN61~N64、インバータG61~G64、イクスクルーシブNOR回路G65およびNOR回路G66を含む。また、DOスキャンレジスタ30aは、反転テストクロック/TCKを受ける反転テストクロック端子/tckを有している。

【0014】RAM2aの通常動作時には、シリアルクロック端子scklの電位が"L"に設定され、パラレルクロック端子pcklおよびシリアルクロック端子sck2の電位が"H"に設定される。それにより、パラレル入力端子PIからパラレル出力端子POへRAM2の出力データが伝達される。このとき、反転テストクロック端子/tckの電位は"H"および"L"のいずれ

に設定してもよい。

【0016】(e) スキャンパスの動作 図44は、図40のスキャンパスのシフト動作を示すタイミング図である。各スキャンレジスタ10a,20 a,30aのシリアルクロック端子sck1,sck1 aには第1相のクロックが与えられ、シリアルクロック端子sck2,sck2aには、第2相のクロックが与えられる。

【0017】各スキャンレジスタのシリアル入力端子SIのデータは、第1相のクロックによってスキャンレジスタ内のノードAに取込まれる。ノードAのデータは反転され、第2のクロックによってノードBに転送される。ノードBのデータは反転され、シリアル出力端子SOに与えられる。

【0018】結果として、シリアル入力端子SIからシリアル出力端子SOへ1ピットのシフト動作が行なわれる。このように、2相のクロックによってシフト動作が行なわれ、テストデータの設定およびテスト結果の読出しが行なわれる。

【0019】図45は、図40のスキャンパスのテスト時の動作を示すタイミング図である。スキャンレジスタ20a,30aのシリアルクロック端子sck1,sck2にはシリアルシフトクロックSCK1,SCK2が与えられ、ADスキャンレジスタ10aのシリアルクロック端子sck1a,sck2aには、別のシリアルシフトクロックSCK1A,SCK2Aが与えられる。それにより、テストアドレスの更新が行なわれる。

【0020】DOスキャンレジスタ30aのパラレル出力端子POには読出し期待値が設定されている。イクスクルーシブNOR回路G65によって、RAM2aからパラレル入力端子PIに読出されたデータが読出し期待値と比較される。また、データが読出されるごとに、反転テストクロック端子/tckに反転テストクロック/TCKが与えられる。そのため、フェイルデータ(誤ったデータ)が読出されると、NOR回路G66の出力ノードに反転テストクロック/tckを反転することにより得られるクロックPCK2が発生する。その結果、パラレル入力端子PIのデータがノードA(PO2)に取込まれる。

【0021】ノードPO2には、予めシフト動作によってパラレル出力端子POのデータと同じデータが設定されている。したがって、フェイルデータが読出される

6

と、ノードPO2のデータは反転する。

【0022】複数のアドレスについて上記の動作が行なわれた後、再び図44に示すシフト動作を行なうことにより、シリアル出力端子SOからテスト結果が読出される。このように、ラッチ回路により保持されるデータが反転したか否かに基づいて、読出し期待値と異なるデータがパラレル入力端子PIに与えられたかどうかを、知ることができる。

#### (2) 第2の従来技術

10 図46は、バイパス機能付きスキャンパスを含む半導体 集積回路装置の構成を示すプロック図である。

【0023】半導体チップ1a上に複数の回路ブロック2aが設けられる。各回路ブロック2aは、たとえばRAM、ROM(Read Only Memory)または乗算器を含む。各回路ブロック2aの周囲にはテスト回路3aが設けられる。テスト回路3aは直列に接続された複数のスキャンレジスタ31およびセレクタ32を含む。

【0024】セレクタ32は、モード制御信号MDに応答して初段のスキャンレジスタ31への入力および最終段のスキャンレジスタ31からの出力のうちいずれか一方を選択的に出力する。セレクタ32が"1"の側に設定されると、セレクタ32は初段のスキャンレジスタ31への入力を選択する。これをバイパス状態と呼ぶ。また、セレクタ32が"0"の側に設定されると、セレクタ32は最終段のスキャンレジスタ31の出力を選択する。これを非バイパス状態と呼ぶ。

【0025】複数の回路プロック2aに対応する複数のテスト回路3aがシリアル入力端子SICとシリアル出力端子SOCとの間に直列に接続され、半導体チップ1a上でスキャンパスを構成する。

【0026】通常、テストの対象となっていない回路ブロック2aに対応するセレクタ32はパイパス状態に設定され、テストの対象となっている回路ブロック2aに対応するセレクタ32は非パイパス状態に設定される。それにより、テストデータはテストの対象となっている回路プロック2aに対応するスキャンレジスタ31のみを通過する。したがって、テストデータがすべてのスキャンレジスタ31を通過する場合に比べて、シフト動作の回数が少なくなり、テスト時間が短縮される。

【0027】図47は、回路ブロックがRAM2aである場合のテスト回路の構成の一例を示すブロック図である。

【0028】テスト回路3aは、アドレス用スキャンレジスタ群(以下ADスキャンレジスタ群と呼ぶ)10、データ入力用スキャンレジスタ群(以下DIスキャンレジスタ群と呼ぶ)20、データ出力用スキャンレジスタ群(以下DOスキャンレジスタ群と呼ぶ)30およびセレクタ50を含む。ADスキャンレジスタ群10、DIスキャンレジスタ群30

およびセレクタ50は、シリアル入力端子SIとシリア ル出力端子SOとの間に直列に接続され、スキャンパス を構成する。ADスキャンレジスタ群10、DIスキャ ンレジスタ群20およびDOスキャンレジスタ群30に は共通のシフトクロックSCKが与えられ、セレクタ5 0にはモード制御信号MDが与えられる。図47のセレ クタ50は図46のセレクタ32に相当する。

【0029】なお、シフトクロックSCKは、1相シフ トクロックまたは2相シフトクロックである。

【0030】図47に示される1つのRAM2aがテス トされるときには、その他の回路ブロックに対応するテ スト回路はバイパス状態に設定される。この状態は、そ のRAM2aに対応するテスト回路3aのシリアル入力 端子SIおよびシリアル出力端子SOが、それぞれ図4 6に示される半導体チップ1aのシリアル入力端子SI Cおよびシリアル出力端子SOCに接続されていること と等価になる。したがって、テスト時間に関しては図4 7のテスト回路3aのシフト動作を考慮すればよく、他 の回路プロックのテスト回路のシフト動作は考慮する必 要がない。

【0031】しかし、テストの対象となっている回路ブ ロックに関してはスキャンパスのシフト動作によってテ ストが行なわれる。したがって、テスト時間がシフト回 数に比例して増大するという問題がある。この問題は、 回路ブロックがRAMである場合にも存在する。次にテ スト時間の増大の問題を説明するために、RAMの一般 的なテストアルゴリズムであるマーチテストを一例とし て説明する。

# (3) 一般的なマーチテスト

一般的なマーチテストのテストアルゴリズムの処理手順 30 を以下に示す。

【0032】 (手順1) 全アドレスに"0" 魯込みを行

【0033】(手順2)アドレスを0番地から最終番地 まで順に増加させながら、各アドレスについて、"0" 読出しの後"1" 魯込を行なう。

【0034】(手順3)アドレスを最終番地から0番地 まで順に減少させながら、各アドレスについて、"1" 読出しの後"0"曹込みを行なう。

【0035】 (手順4) 全アドレスに"1" 書込みを行 40 なう。

【0036】(手順5)アドレスを0番地から最終番地 まで順に増加させながら、各アドレスについて、"1" 読出しの後"0" 魯込みを行なう。

【0037】(手順6)アドレスを最終番地から0番地 まで順に減少させながら、各アドレスについて、"0" 読出しの後"1" 曹込みを行なう。

【0038】たとえば、図48に示されるRAM2aを テストする場合を考える。RAM2aにはアドレス信号 A (0) ~ A (n-1) 、チップイネーブル信号CE、

ライトイネーブル信号WEおよびデータDI (0)~D

I (m-1) が入力され、RAM2aからデータDO

(0)~DO(m-1)が出力される。

【0039】手順1, 4では、図49に示される書込み 動作が行なわれる。また、手順2,3,5,6では、図 50に示される読出し、書込み動作が行なわれる。図4 9に示される書込み動作では、ローアクティブなライト イネーブルWEに応答してデータDI(i)が書込まれ る。図50に示される読出し、書込み動作では、ローア クティブのチップイネーブル信号CEに応答して読出さ れたデータDO(i)が、テスタストロープタイミング で外部テスタにより所定の期待値データと比較され、そ の後ローアクティブなライトイネーブル信号WEに応答 してデータDI(i)が售込まれる。ここで、iは0~ m-1を表わしている。図50に示される読出し・書込 み動作では、読出し動作と書込み動作とが同一のテスト サイクル内で行なわれる。

【0040】たとえば、1024ワード×8ピットのR AMを考察する。手順1, 4では、図49の書込み動作 がそれぞれ1024回繰り返され、手順2、3、5、6 では、図50の読出し・曹込み動作がそれぞれ1024 回繰り返される。したがって、マーチテストは合計61 44テストサイクルで実現されることになる。

【0041】一般に2nワードのRAMに関するマーチ テストは6×2n テストサイクルで実現される。この試 算は、図48に示されるRAM2aのように、各種信号 が外部から直接制御および観測できる場合に当てはま

【0042】このマーチテストを図46および図47に 示されるバイパス機能付きスキャンパスを用いて行なう と、個々のRAMのテストは通常のスキャンテストによ り行なわれる。スキャンテストではRAM2aの読出し 動作および魯込み動作をシフト動作のテストサイクル内 で行なうことができるので、以下の説明ではシフト動作 のテストサイクルの数のみを考慮する。

【0043】図47を参照して以下の説明を行なう。上 記のように、RAM2aが1024ワード×8ビット構 成を有する場合には、ADスキャンレジスタ群10は1 0個のスキャンレジスタを含み、DIスキャンレジスタ 群20は8個のスキャンレジスタを含み、DOスキャン レジスタ群30は8個のスキャンレジスタを含む。

【0044】手順1,4では、各アドレスについてアド レス信号および書込みデータをシフト動作により設定す る必要がある。そのため、DIスキャンレジスタ群20 に曹込みデータを設定するために8回のシフト動作が必 要であり、さらにADスキャンレジスタ群10にアドレ ス信号を設定するために10回のシフト動作が必要であ る。以下の説明では、1回のシフト動作も1テストサイ クルで行なわれるものと仮定する。手順1, 4では、こ 50 のテストサイクルが1024回繰り返されるので、それ

q

ぞれ  $(10+8) \times 1024 = 18432$  テストサイクルが必要となる。

【0045】また、手順2, 3, 5, 6では、各アドレスについて、魯込みデータおよびアドレス信号をシフト動作により設定し、さらに読出しデータをシフト動作により取出す必要がある。そのため、DIスキャンレジスタ群20に魯込みデータを設定するために8回のシフト動作が必要であり、ADスキャンレジスタ群10にアドレス信号を設定するために10回のシフト動作が必要とするり、さらにDOスキャンレジスタ群30内の読出しデータを取出すために8回のシフト動作が必要とする。手順2, 3, 5, 6では、このテストサイクルが1024回繰り返されるので、それぞれ(10+8+8)×1024=26624テストサイクルが必要となる。

【0046】結果として、マーチテストを行なうためには、(18432×2+26624×4)=14336 0テストサイクルが必要となる。

【0047】このように、スキャンテストに必要なテストサイクルは、上記の一般的なマーチテストに必要なテストサイクル(6144テストサイクル)に比較して、約23倍になっている。つまり、バイパス機能付きスキャンパスを用いても、個々のRAMのテストを通常のスキャンテストにより行なえば、テスト時間の増大(この例では約23倍)は避けられない。

#### (4) 第3の従来技術

次に、全周期系列をアドレスの設定に用いるテスト回路 を説明する。

【0048】全周期系列とは、特殊なピット列であり、このピット列をスキャンパスにシフトインすることによりRAMのテストアドレスを効率よく設定することができる。"0000111101011001000"は4次の全周期系列の一例である。

【0049】このビット列を4ビットのシフトレジスタに入力すると、シフト動作ごとにシフトレジスタが保持するデータは変化する。その結果、ランダムな順序ではあるが、すべての可能な16状態を設定することができる。シフトレジスタが保持する値をRAMのテストアドレスであると仮定すれば、ランダムな順序ではあるが、図51に示すように、0番地から15番地までの全アドレスを設定することができる。

【0050】図51に示す全周期系列は"0000111101011001000"であり、この順序で1ビットずつ4ビットのシフトレジスタにシフトインすることを仮定している。それにより、最初の"0000"をシフトインしたときに、アドレスは0番地になる。その後、残りの111101011001000"を順にシフトインすると、アドレスは8番地、12番地、14番地、…1番地というように変化する。このときに必要なテストサイクルは(4-1)+24=19テストサイクルである。

10

【0051】一般にn本のアドレス線を有するRAMのテストにはn次の全周期系列が用いられる。この場合に全テストアドレスの設定のためには、(n-1)+2nテストサイクルが必要である。最初の(n-1)回のシフト動作ではアドレスが不確定であるためにテストを開始することができない。その後の2n回のシフト動作ではアドレスが確定しているのでRAMの読出し動作および書込み動作を行なうことができる。

## (5) ランダムマーチテスト

全周期系列をアドレスの設定に用いるテストアルゴリズムの一例としてランダムマーチテストの処理手順を以下 に示す。

【0052】 (手順1) 全周期系列をシフトインしなが らアドレスを設定し、全アドレスについて"0"書込み を行なう。

【0053】 (手順2) 全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"0" 読出 しの後"1" 曹込みを行なう。

【0054】 (手順3) 全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"1" 読出 しの後"0" 書込みを行なう。

【0055】 (手順4) 全周期系列をシフトインしなが らアドレスを設定し、全アドレスについて"1" 書込み を行なう。

【0056】 (手順5) 全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"1" 読出 しの後"0" 書込みを行なう。

【0057】 (手順6) 全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"0" 読出 しの後"1" 書込みを行なう。

【0058】なお、手順1~6ごとに異なる全周期系列を用いてもよい。

【0059】このランダムマーチテストを考慮したテスト回路を図52および図53に示す。図52の例では、1つのRAM2aに対応して、1つのADスキャンレジスタ群10、1つのDIスキャンレジスタ群20、1つのDOスキャンレジスタ群30および1つの比較回路80が設けられる。図53の例では、複数のRAM2aに対応して、複数のADスキャンレジスタ群10、複数のDIスキャンレジスタ群20、複数のDOスキャンレジスタ群30および複数の比較回路80が設けられる。

【0060】ここでは、図52を参照しながらランダムマーチテストに必要なテストサイクルを考察する。

【0061】全周期系列をADスキャンレジスタ群10にシフトインすれば、1回のシフト動作によりアドレス信号を更新することができる。したがって、一般的なマーチテストのようにアドレスごとにアドレス信号の全ビットをシフトインする必要はない。

【0062】また、各手順において**會**込みデータや読出 50 しデータは変化しないので、全周期系列のシフト動作に より

書込みデータが変化しないようにスキャンパスを分割する必要がある。そのため、図52に示すように、シリアル入力端子SI1とシリアル出力端子SO1との間にADスキャンレジスタ群10が接続され、シリアル入力端子SI2とシリアル出力端子SO2との間にDIスキャンレジスタ群20およびDOスキャンレジスタ群30が直列に接続される。ADスキャンレジスタ群10にはシフトクロックSCKAが与えられ、DIスキャンレジスタ群20およびDOスキャンレジスタ群30にはシフトクロックSCKDが与えられる。

【0063】また、読出しデータのシフトアウトが不要になるように比較回路80が設けられている。比較回路80は、DOスキャンレジスタ群30が保持するデータ(読出し期待値データ)とRAM2aからの読出しデータとを比較し、一致/不一致を示すPASS/FAIL信号を出力する。このため、読出し期待値データが変化しない限り、DOスキャンレジスタ群30のシフト動作は必要でない。

【0064】ランダムマーチテストでは、各手順において、アドレスが更新されている間に書込みデータや読出し期待値データが変化することはない。したがって、DIスキャンレジスタ群20およびDOスキャンレジスタ群30のシフト動作の回数はADスキャンレジスタ群10のシフト動作の回数と比較して非常に少ない。

【0065】 たとえば、1024 ワード×8 ビットのRAMのテストに必要なテストサイクルを試算する。この場合、ワード数が $2^{10}=1024$  であるので、n=10 となる。したがって、10 次の全周期系列を用いる。

【0066】各手順においてアドレスが確定するまでに 9回の余分なシフト動作が必要である。その後は、1回 のシフト動作でアドレスを更新しかつテストを行なうこ とができる。

【0067】シフト動作は読出し動作または読出し・書込み動作と同じテストサイクル内で行なうことができるので、手順1,4ではシフト動作および書込み動作が同一のテストサイクルで行なわれ、手順2,3,5,6ではシフト動作および読出し・書込み動作が同一のテストサイクルで行なわれるものとして、以下の説明を行なう。

【0068】手順1,4では、アドレスの確定までに9回のシフト動作が必要であり、さらに1024回のテストサイクルが必要である。また、DIスキャンレジスタ群20に曹込みデータを設定するために8回のシフト動作が必要であるが、これらのシフト動作はアドレスの確定までの9回のシフト動作と同時に行なうことができる。したがって、手順1,4では、それぞれ9+1024=1033テストサイクルが必要となる。

【0069】また、手順2,3,5,6では、アドレスの確定までに9回のシフト動作が必要であり、さらに1024回のテストサイクルが必要である。また、読出し

12

期待値データをDOスキャンレジスタ群30に設定するために8回のシフト動作が必要であり、魯込みデータをDIスキャンレジスタ群20に設定するために8回のシフト動作が必要である。読出し期待値データおよび書込みデータの設定のためのシフト動作中にアドレスの確定までの9回のシフト動作を実行することができる。したがって、手順2,3,5,6では、それぞれ16+1024=1040テストサイクルが必要となる。

【0070】結果として、ランダムマーチテストには、  $(1033 \times 2 + 1040 \times 4) = 6226$  テストサイクルが必要となる。

【0071】このように、ランダムマーチテストに必要なテストサイクルは、一般的なマーチテストに必要なテストサイクル (6144テストサイクル) と比較して、1.3%しか増加しない。したがって、テスト時間の増加の抑制に効果がある。

(6) 公知文献の引用

従来のスキャンパスの一例が、特開昭63-22239 9号公報および対応のアメリカ特許4,926,424 号に示されている。

【0072】全周期系列をアドレス設定に用いる図52 および図53のテスト回路は、H. Maeno et al., "TESTING OF EMBEDDED RAM USING EXHAUSTIVE RAND OM SEQUENCES", 1987 Intern ational Test ConferencePa per4.2, pp. 105-110に示されている。 【0073】

【発明が解決しようとする課題】図40に示されるテスト補助回路(スキャンパス)では、RAM2aの各データ入力端子および各データ出力端子にDIスキャンレジスタ20aおよびDOスキャンレジスタ30aをそれぞれ接続する必要がある。そのため、テスト補助回路の規模が大きくなる。

【0074】また、各DIスキャンレジスタ20aおよび各DOスキャンレジスタ30aを構成する2つのラッチ回路は、テスト時にのみ使用され、通常動作時にはデータを通過させるのみである。そのため、通常動作時に不要なテスト補助回路のために半導体集積回路装置のチップ面積が増大し、製造コストが増大するという問題がある。

【0075】さらに、図54に示すように、書込みポートおよび読出しポートを有するデュアルポートRAM2をテストする場合には、書込みポート用のテスト回路3 Aおよび読出しポート用のテスト回路3Bが必要である。

【0076】図54に示すように、テスト回路3Aには、書込みポート用のアドレス信号AX-A(n-1) ~AX-A(0)、チップイネーブル信号CEX-A、 50 ライトイネーブル信号WEX-Aおよび書込みデータD IX-A (m-1) ~DIX-A (0) が与えられる。また、テスト回路3Aは、デュアルポートRAM2に瞥込みポート用のアドレス信号A-A (n-1) ~A-A (0) 、チップイネーブル信号-A、ライトイネーブル信号WE-Aおよび費込みデータDI-A (m-1) ~DI-A (0) を与える。

【0077】テスト回路3Bには、読出しポート用のアドレス信号AX-B(n-1)  $\sim A$ X-B(0)、チップイネーブル信号CEX-Bおよびライトイネーブル信号WEX-Bが与えられる。また、テスト回路3Bには、デュアルポートRAM2から読出しデータDO-B(m-1)  $\sim D$ O-B(0) が与えられる。テスト回路3Bは、読出しデータDOX-B(0) を出力する。

【0078】各テスト回路3A,3Bには、シリアル入力端子SIB、シリアル出力端子SOBおよび各種制御信号RST,MDST,SCK1,SCK2,STB,TM,TCE,TWEのための制御端子が独立に設けられ、半導体チップ内で接続される。

【0079】テスト回路3A,3Bに図40、図46、図52または図53に示されるテスト回路を用いると、回路規模が大きくなる。しかも、デュアルポートRAM2をテストするためには、2つのテスト回路3A,3Bが必要となる。

【0080】したがって、半導体集積回路装置のチップ 面積が増大し、製造コストが増大するという問題があ ス

【0081】この発明の目的は、マルチポートメモリおよびスキャンパスを含む半導体集積回路装置のチップ面積および製造コストを低減することである。

[0082]

【課題を解決するための手段】第1の発明に係るスキャンパス装置は、記憶手段およびスキャンパスを備える。記憶手段は、独立にアドレス指定可能な1つ以上の読出しポートおよび1つ以上の書込みポートを含み、複数の読出しデータ端子および複数の書込みデータ端子を有する。スキャンパスは、直列に接続された複数のスキャンレジスタを含む。

【0083】複数のスキャンレジスタの各々は、シリアル入力端子、シリアル出力端子、第1および第2のパラレル入力端子、第1および第2のパラレル出力端子、第1および第2の保持手段、第1、第2、第3および第4の伝達手段、比較手段、および能動化手段を備える。

【0084】第1および第2の保持手段は、与えられるデータを保持して出力する。第1の伝達手段は、第1のパラレル入力端子のデータを第1の保持手段に伝達する。第2の伝達手段は、シリアル入力端子のデータを第1および第2の保持手段の一方に伝達する。第3の伝達手段は、第2のパラレル入力端子のデータを第2の保持手段に伝達する。第4の伝達手段は、第1および第2の50

14

保持手段の前記一方から出力されるデータを第1および 第2の保持手段の他方に伝達する。

【0085】第1のパラレル出力端子は、第1の保持手段から出力されるデータを受ける。第2のパラレル出力端子は、第2の保持手段から出力されるデータを受ける。シリアル出力端子は、第1および第2の保持手段の前記他方から出力されるデータを受ける。

【0086】比較手段は、第2のパラレル入力端子のデータを第1の保持手段から出力されるデータと比較する。能動化手段は、比較手段の比較結果に従って第3の伝達手段を能動化または非能動化する。各スキャンレジスタのシリアル入力端子は前段のスキャンレジスタのシリアル出力端子に接続される。

【0087】記憶手段の各読出しデータ端子は1つのスキャンレジスタの第2のパラレル入力端子に接続され、記憶手段の各書込みデータ端子は1つのスキャンレジスタの第1のパラレル出力端子に接続される。

【0088】第2の発明に係るスキャンパス装置は、記憶手段およびスキャンパスを備える。記憶手段は、独立にアドレス指定可能な1つ以上の読出しポートおよび1つ以上の書込みポートを含み、複数の読出しデータ端子および複数の書込みデータ端子を有する。スキャンパスは、直列に接続された複数のスキャンレジスタを含む。【0089】複数のスキャンレジスタの各々は、シリアル入力端子、シリアル出力端子、第1および第2の保持手段、第1および第2の保持手段、第1および第2の能動化手段、および強制手段を備える。

【0090】第1および第2の保持手段は、与えられるデータを保持して出力する。第1の伝達手段は、第1のパラレル入力端子のデータを第1の保持手段に伝達する。第2の伝達手段は、シリアル入力端子のデータを第1および第2の保持手段の一方に伝達する。第3の伝達手段は、第2のパラレル入力端子のデータを第2の保持手段に伝達する。第4の伝達手段は、第1および第2の保持手段の前記一方から出力されるデータを第1および第2の保持手段の他方に伝達する。

【0091】第1のパラレル出力端子は、第1の保持手段から出力されるデータを受ける。第2のパラレル出力端子は、第2の保持手段から出力されるデータを受ける。シリアル出力端子は、第1および第2の保持手段の前記他方から出力されるデータを受ける。

【0092】比較手段は、第2のパラレル入力端子のデータを第1の保持手段から出力されるデータと比較する。第1の能動化手段は、第1の伝達手段を能動化または非能動化する。第2の能動化手段は、比較手段の比較結果に従って第3の伝達手段を能動化または非能動化する。強制手段は、所定の信号に応答して、比較手段の比較結果にかかわらず第1の能動化手段に同期して第3の

伝達手段を能動化または非能動化するように第2の能動 化手段を強制する。各スキャンレジスタのシリアル入力 端子は前段のスキャンレジスタのシリアル出力端子に接 続される。

【0093】記憶手段の各読出しデータ端子は1つのスキャンレジスタの第2のパラレル入力端子に接続され、記憶手段の各審込みデータ端子は1つのスキャンレジスタの第1のパラレル出力端子に接続される。

#### [0094]

【作用】第1および第2の発明に係る半導体集積回路装置のスキャンパスにおいては、テスト時に、シリアル入力端子のデータが第2の伝達手段により第1および第2の保持手段の一方から出力されるデータが第1および第2の保持手段の他方に与えられ、シリアル出力端子から出力される。このようにして、シフト動作が行なわれる。

【0095】このシフト動作により第1および第2の保持手段に期待値データが設定され、読出しデータが第2のパラレル入力端子に与えられる。第2のパラレル入力端子の読出しデータは比較手段により第1の保持手段に保持された期待値データと比較される。この比較結果に従って第3の伝達手段が能動化または非能動化される。第3の伝達手段が能動化されると、第2のパラレル入力端子の読出しデータが第2の保持手段に与えられる。第3の伝達手段が能動化されないと、第2の保持手段の期待値データは変化しない。

【0096】第1の発明に係る半導体集積回路装置のスキャンパスにおいては、通常動作時に、第1のパラレル入力端子のデータが第1の伝達手段により第1の保持手段に与えられ、第1のパラレル出力端子から出力される。また、第2のパラレル入力端子のデータが第3の伝達手段により第2の保持手段に与えられ、第2のパラレル出力端子から出力される。

【0097】第2の発明に係る半導体集積回路装置のスキャンパスにおいては、通常動作時に、第1の能動化手段によって第1の伝達手段が能動化または非能動化され、第2の能動化手段により第3の伝達手段が能動化または非能動化される。これにより、第1および第2の保持手段がラッチ回路として動作する。

【0098】このように、第1および第2の発明に係る 半導体集積回路装置のスキャンパスにおいては、各スキャンレジスタに含まれる第1および第2の保持手段のう ち一方がパラレルデータの入力のために用いられ、それ らの他方がパラレルデータの出力のために用いられる。

【0099】各スキャンレジスタが読出しポートの1ビットおよび書込みポートの1ビットで共有される。したがって、1つのスキャンレジスタで読出しポートからのデータの出力および書込みポートへのデータの入力を行なうことが可能となり、スキャンパスの規模が小さくなる。

16

【0100】特に、第2の発明に係る半導体集積回路装置のスキャンパスにおいては、各スキャンレジスタに含まれる第1および第2の保持手段を通常動作時にラッチ回路として利用することができる。そのため、従来通常動作時に必要であったラッチ回路を設ける必要がなくなる。

#### [0101]

#### 【実施例】

#### (1) 概略的な構成および動作

図1は第1の実施例による半導体集積回路装置に含まれるテスト回路の概略的な構成を示すブロック図であり、 図2は半導体集積回路装置の全体の構成を示すブロック 図である。

【0102】まず、図2を参照する。半導体チップ1上には複数のデュアルポートRAM(以下、RAMと略す)2、複数のRAM2に対応する複数のテスト回路3 およびロジック回路4が設けられる。各RAM2は対応するテスト回路3を介してロジック回路4に接続される。複数のテスト回路3はシリアル入力端子SICとシリアル出力端子SOCとの間に直列に接続され、スキャンパスを構成する。

【0103】各テスト回路3には、テストバスTBを介してリセット信号RST、モード設定信号MDSET、シフトクロックSCK、ストローブ信号STB、テストモード信号TM、テスト用チップイネーブル信号TCEおよびテスト用ライトイネーブル信号TWEが与えられる。この実施例では、シフトクロックSCKは第1相シフトクロックSCK1および第2相シフトクロックSCK2を含む2相クロックである。シフトクロックSCKが1相クロックであってもよい。

【0104】次に図1を参照する。RAM2は、書込みポート(ポートA)および読出しポート(ポートB)を有する。テスト回路3のシリアル入力端子SIBとシリアル出力端子SOBとの間に、アドレス用スキャンレジスタ群(以下、ADスキャンレジスタ群と呼ぶ)100a、マルチプレクサ800、ADスキャンレジスタ群100b、データ入出力用スキャンレジスタ群(以下、DIOスキャンレジスタ群と呼ぶ)400およびマルチプレクサ700が直列に接続され、スキャンパスを構成する。

【0105】ADスキャンレジスタ群100aは、RAM2に書込みポート用のアドレス信号A-Aを供給するために用いられ、ADスキャンレジスタ群100bは、RAM2に読出しポート用のアドレス信号A-Aを供給するために用いられる。DIOスキャンレジスタ群400は、書込みポートおよび読出しポートで共用されている。DIOスキャンレジスタ群400は、RAM2の書込みポートに書込みデータDI-Aを与え、RAM2の読出しポートから読出しデータDO-Bを受ける。

50 【0106】また、マルチプレクサ800は、曹込みポ

ートおよび読出しポートの両方に同一のアドレス信号を 供給するために用いられる。マルチプレクサ800の一 方の入力端子はADスキャンレジスタ群100aの出力 信号を受け、他方の入力端子はシリアル入力端子SIB からの信号を受ける。さらに、マルチプレクサ700の 一方の入力端子はDIOスキャンレジスタ群400の出 力信号を受け、他方の入力端子はシリアル入力端子S I Bからの信号を受ける。

【0107】マルチプレクサ700、800がシリアル 入力端子SIBからの信号を選択する場合をバイパス状 10 態と呼ぶ。一方、マルチプレクサ700がDIOスキャ ンレジスタ群400の出力信号を選択しかつマルチプレ クサ800がADスキャンレジスタ群100aの出力信 号を選択する場合を非バイパス状態と呼ぶ。

【0108】マルチプレクサ700,800がバイパス 状態に設定されているときには、DIOスキャンレジス タ群400はシフト動作を停止する。したがって、ラン ダムなマーチテストを実施する際に、DIOスキャンレ ジスタ群400が魯込みデータや読出期待値データを保 持したままで、ADスキャンレジスタ群100a, 10 0 b に全周期系列をシフトインしてアドレスを更新する ことができる。この場合、ADスキャンレジスタ群10 0 a、100 bには同一のアドレスが設定される。

【0109】一方、マルチプレクサ700,800が非 バイパス状態に設定されているときには、ADスキャン レジスタ群100a,100bと同様にDIOスキャン レジスタ群400にもシフトクロックSCKが与えられ る。したがって、シリアル入力端子SIBとシリアル出 力端子SOBとの間のスキャンレジスタが通常のスキャ ンパスとして動作する。

【0110】ランダムマーチテストで全周期系列をテス トの対象となるRAM2に対応するテスト回路3にシフ トインするときには、書込みデータおよび読出し期待値 データが変化してはならない。したがって、テストの対 象となるRAM2のテスト回路3はバイパス状態に設定 する必要がある。また、テスト時間の短縮のために、他 の回路プロックに対応するテスト回路3もバイパス状態 に設定する必要がある。結果として、すべての回路プロ ックがパイパス状態に設定される。

【0111】この状態は、半導体チップ1のシリアル入 40 力端子SICから入力される全周期系列がすべてのテス ト回路3に共通に入力されるのと等価である。したがっ て、ワード数が同じであれば、複数のRAM2に対して 同時に全周期系列をアドレスとして設定することができ る。このことは、複数のRAM2の同時テストが可能で あることを意味する。

(2) ランダムマーチテスト

再び、全周期系列をアドレス設定に用いるランダムマー チテストの処理手順を以下に示す。

らアドレスを設定し、全アドレスについて"0"奪込み を行なう。

【0113】(手順2)全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"0"読出 しの後"1" 魯込みを行なう。

【0114】(手順3)全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"1"読出 しの後"0" 魯込みを行なう。

【0115】(手順4)全周期系列をシフトインしなが らアドレスを設定し、全アドレスについて"1" 書込み を行なう。

【0116】 (手順5) 全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"1"読出 しの後"0" 書込みを行なう。

【0117】 (手順6) 全周期系列をシフトインしなが らアドレスを設定し、各アドレスについて、"0"読出 しの後"1" 書込みを行なう。

【0118】次に、図1のテスト回路3を用いてランダ ムマーチテストを行なう場合のテストサイクルの見積を 以下に考察する。

【0119】ここでは、RAM2が1024ワード×8 ビット構成を有する場合を考える。ワード数が210=1 024であるので、n=10となる。したがって、10 次の全周期系列を用いる。ランダムマーチテストの各手 順においてアドレスが確定するまでに9回の余分なシフ ト動作が必要である。その後は、1回のシフト動作ごと にアドレスを更新してテストを行なうことができる。

【0120】シフト動作は、RAM2の書込み動作また は読出し・魯込み動作と同一のテストサイクル内で行な うことができる。したがって、手順1,4では、シフト 動作および書込み動作を同一のテストサイクル内で行な い、その他の手順では、シフト動作および読出し・書込 み動作を同一のテストサイクル内で行なうものと仮定す

【0 1 2 1】手順1, 4では、DIOスキャンレジスタ 群400に售込みデータを設定するために8回のシフト 動作が必要であり、アドレスの確定までに9回のシフト 動作が必要であり、さらに1024のアドレスの各々に ついてシフト動作および魯込み動作が必要である。した がって、手順1, 4では、それぞれ8+9+1024= 1041テストサイクルが必要となる。

【0122】手順2,3,5,6では、DIOスキャン レジスタ群400に読出し期待値データを設定するため に8回のシフト動作が必要であり、DIOスキャンレジ スタ群400に書込みデータを設定するために8回のシ フト動作が必要である。また、アドレスの確定までに9 回のシフト動作が必要であり、さらに1024のアドレ スの各々についてシフト動作および読出し・曹込み動作 が必要である。したがって、手順2,3,5,6では、 【0 1 1 2】 (手順1) 全周期系列をシフトインしなが 50 それぞれ 1 6 + 9 + 1 0 2 4 = 1 0 4 9 テストサイクル

が必要となる。

【0123】結果として、ランダムマーチテストには、  $(1041 \times 2 + 1049 \times 4) = 6278$  テストサイクルが必要となる。

#### (3) 特有の効果

この実施例によるランダムマーチテストの必要なテストサイクルは、一般的なマーチテストに必要なテストサイクル (6144テストサイクル) と比較して、2.2% 増加するにすぎず、テスト時間の増加の抑制に十分な効果がある。

【0124】この実施例では、シフトクロックSCKが以下に示すようにゲート回路を介してDIOスキャンレジスタ群400に与えられるので、DIOスキャンレジスタ群400のために特別なシフトクロックを与える必要がない。したがって、シフトクロック端子が増加せず、配線の混雑を抑制することができる。

【0125】この実施例では、各テスト回路3に独立のモード制御信号MDを与える必要はなく、共通のモード設定信号MDSTおよび共通のリセット信号RSTをすべてのテスト回路3に与えることができる。したがって、配線の混雑をさらに抑制することができる。

## (4) 各部の詳細な構成

#### (a) テスト回路 3

テスト回路3とRAM2との関係を図3に示し、テスト 回路3の詳細な構成を図4に示す。

【0126】図3に示すように、テスト回路3には、ロジック回路4(図2参照)から書込みポート用のアドレス信号AX-A(0)、読出しポート用のアドレス信号AX-B(n-1)~AX-B(0)、チップイネーブル信号CEX-A, CEX-B、およびライトイネーブル信号WEX-A, WEX-Bが与えられる。また、テスト回路3には、ロジック回路4から書込みデータDIX-A(m-1)~DIX-A(0)が与えられる。テスト回路3は、ロジック回路4に読出しデータDOX-B(m-1)~DOX-B(0)を与える。

【0127】テスト回路3は、RAM2に書込みポート用のアドレス信号A-A(n-1)~A-A(0)、読出しポート用のアドレス信号A-B(n-1)~A-B(0)、チップイネーブル信号CE-A、CE-Bおよびライトイネーブル信号WE-A、WE-Bを与える。また、テスト回路3は、RAM2に書込みデータDI-A(m-1)~DI-A(0)を与える。テスト回路3には、RAM2から読出しデータDO-B(m-1)~DO-B(0)が与えられる。

【0128】なお、図において、"-A"が付された符号は書込みポート(ポートA)用の信号を表わし、"-B"が付された符号は読出しポート(ポートB)用の信号を表わす。

【0129】図4に示すように、テスト回路3は、AD 50

20

スキャンレジスタ群100a,100b、チップイネーブル用スキャンレジスタ (以下、CEスキャンレジスタと呼ぶ)200a,200b、ライトイネーブル用スキャンレジスタ (以下、WEスキャンレジスタと呼ぶ)300、DIOスキャンレジスタ群400、ダミースキャンレジスタ (以下、DMYスキャンレジスタと呼ぶ)500、リセット付ラッチ回路600およびマルチブレクサ700,800を含む。CEスキャンレジスタ200aは書込みポート用に設けられ、CEスキャンレジスタ200bは読出しポート用に設けられている。

【0130】テスト回路3は、インバータ回路G1, G2, G8、2入力AND回路G3~G5、3入力AND回路G6およびOR回路G7をさらに含む。

【0131】CEスキャンレジスタ200bから出力されるイネーブル信号CEA-Bはインバータ回路G8を介してOR回路G7の一方の入力端子に与えられる。OR回路G7の他方の入力端子にはテストモード信号TMが与えられる。OR回路G7の出力はテストモードイネーブル信号TMCEAとしてDIOスキャンレジスタ群400には、CEスキャンレジスタ200aから出力されるイネーブル信号CEA-Aが与えられる。

【0132】図4のテスト回路3では、CEスキャンレジスタ200aから出力されるチップイネーブル信号CE-AおよびWEスキャンレジスタ300から出力されるライトイネーブル信号WE-Aが同時にアクティブなときに、普込みポート(ポートA)が動作すると仮定している。チップイネーブル信号CE-Aだけで書込み動作を行なうRAMの場合には、WEスキャンレジスタ300は必要ではなく、これを除去することができる。

【0133】次に、図4のテスト回路3の概略的な動作を説明する。ADスキャンレジスタ群100a,100bは、ラッチ回路600から出力されるモード信号MDの制御を受けずに2相のシフトクロックSCK1,SCK2に応答してシフト動作する。

【0134】RAM2のテスト時にはモード信号MDが "1"となり、テスト回路3がバイパス状態に設定される。この場合、マルチプレクサ800は、シリアル入力 端子SIBからの信号を入力するように切換わる。したがって、ADスキャンレジスタ群100a,100bの 両方に同一のアドレス信号が供給される。それにより、シングルポートRAMの場合と同様に、ランダムマーチテストを行なうことができ、テストパターンを大幅に削減することが可能となる。

【0135】ロジック回路4のテスト時には、モード信号MDが"0"になる。この場合、マルチプレクサ800は、ADスキャンレジスタ群100aの出力信号を入力するように切換わる。その結果、テスト回路3内のすべてのスキャンレジスタが直列に接続される。

【0136】 曹込みポート用のADスキャンレジスタ群

100aおよびDIOスキャンレジスタ群400のデータ入力に関連する回路は、CEスキャンレジスタ200aから出力されるイネーブル信号CEAーAにより制御される。一方、読出しポート用のADスキャンレジスタ群100bおよびDIOスキャンレジスタ群400のデータ出力に関連する回路は、CEスキャンレジスタ20bから出力されるイネーブル信号CEAーBにより制御される。

【0137】したがって、通常動作時には、DIOスキャンレジスタ群400を書込みポート用のデータ入力ラッチまたは読出しポート用のデータ出力ラッチとして利用できる。

【0138】このような通常動作時におけるラッチ機能が不要な場合には、図5のテスト回路3が用いられる。図5のテスト回路3が図4のテスト回路3と異なるのは次の点である。OR回路G7およびインバータ回路G8が設けられていない。DIOスキャンレジスタ群400には、テストモード信号TMがテストモードイネーブル信号TMCEAとして直接与えられる。CEスキャンレジスタ200aから出力されるイネーブル信号STBMが与えられる。

【0139】図5のテスト回路3では、通常動作時には DIOスキャンレジスタ群400がイネーブル状態(データ透過状態)になる。

【0140】(b) ADスキャンレジスタ群100a 図6に、ADスキャンレジスタ群100aの構成を示す。ADスキャンレジスタ群100bの構成も図6に示される構成と同様である。ADスキャンレジスタ群100aはn個のアドレス用スキャンレジスタ (以下ADスキャンレジスタと呼ぶ)110を含む。これらのADスキャンレジスタ110はシリアル入力端子SIAとシリアル出力端子SOAとの間に直列に接続され、短いスキャンパス(nビットのスキャンパス)を構成する。各ADスキャンレジスタ110のシリアル出力端子SORは次段のADスキャンレジスタ110のシリアル入力端子SIRに接続される。

【0141】テスト時には、ADスキャンレジスタ群1 00aにシフト動作によりRAM2のテストアドレスが 設定される。

【0142】 (c) ADスキャンレジスタ110 図7に、ADスキャンレジスタ110の詳細な構成を示す。ADスキャンレジスタ110は、ラッチ回路L1および2入力ラッチ回路L2を含む。

【0143】ラッチ回路L1は次のような動作を行なう。イネーブル端子ENに与えられるシフトクロックSCK2がイネーブル状態になると、入力端子Dからデータを取込み、それを保持するとともに出力端子Qからそのデータを出力する。

【0 1 4 4】 2 入力ラッチ回路 L 2 は次のような動作を 50

22

行なう。第1のイネーブル端子EN1に与えられるチップイネーブル信号CEAーAがイネーブル状態になると、第1の入力端子D1からデータを取込み、それを保持するとともに出力端子Qからそのデータを出力する。また、第2のイネーブル端子EN2に与えられるシフトクロックSCK1がイネーブル状態になると、第2の入力端子D2からデータを取込み、それを保持するととに出力端子Qからそのデータを出力する。ただし、第1のイネーブル端子EN1および第2のイネーブル端子EN2に同時にイネーブル状態の信号が与えられることは禁止される。

【0145】ADスキャンレジスタ110の入力端子axiには、ロジック回路4(図2参照)からアドレス信号AX-A(i)が与えられる。チップイネーブル信号CEA-Aがイネーブル状態になると、このアドレス信号AX-A(i)は2入力ラッチ回路L2に取込まれるとともに、出力端子aiからアドレス信号A-A(i)として出力される。すなわち、チップイネーブル信号CEA-Aがイネーブル状態にある間、アドレス信号は入力端子axiから出力端子aiに伝達される。この状態では、ロジック回路4とRAM2とのアドレス端子は論理的に接続されている。

【0146】逆にイネーブル信号CEA-Aがディスエ ープル状態であるときには、ロジック回路4およびRA M2のアドレス端子は互いに非接続状態になる。このと き、イネーブル端子EN2、ENにオーバラップしない 2相のシフトクロックSCK1, SCK2を与えると、 シフト動作を行なうことができる。まず、2入力ラッチ 回路L2のイネーブル端子EN2に1相目のシフトクロ ックSCK1が与えられると、シリアル入力端子SIR 上のデータが2入力ラッチ回路L2に取込まれる。2入 カラッチ回路L2の出力端子Qはラッチ回路L1の入力 端子Dに接続されているので、次にイネーブルENに2 相目のシフトクロックSCK2が与えらると、このデー タはラッチ回路L1に取込まれ、シリアル出力端子SO Rに出力される。このようにして、シリアル入力端子S IRからシリアル出力端子SORへ1ピットのシフト動 作が行なわれる。

【0147】(d) CEスキャンレジスタ200a 図8に、CEスキャンレジスタ200aの詳細な構成を示す。CEスキャンレジスタ200bの構成も図8に示される構成と同様である。CEスキャンレジスタ200aは、ADスキャンレジスタ110と同様にラッチ回路L1および2入力ラッチ回路L2を含み、さらにインバータ回路G11,G12および2入力NAND回路G13を含む。

【0148】 CEスキャンレジスタ200aのシフト動作は、ADスキャンレジスタ110のシフト動作と同様である。ただし、シフトクロックとして、ADスキャンレジスタ110のシフトクロックとは異なるシフトクロ

ックSCK1M, SCK2Mが用いられる。

【0149】通常動作時には、イネーブル信号TCEが "L"に設定され、イネーブル信号STBMは "H"に 設定される。その結果、イネーブル信号CEX-Aはインバータ回路G12、2入力ラッチ回路L2およびNAND回路G13を経由して出力端子ceに伝達される。イネーブル信号CEX-Aはインバータ回路G12により反転された後、NAND回路G13により反転されるので、結果としてイネーブルCE-Aおよびイネーブル信号CEX-Aの論理レベルは同じになる。

【0150】テスト時には、イネーブル信号STBMが "L"に設定され、イネーブル信号TCEが"L"となる。ここでは、イネーブル信号STBMおよびイネーブル信号TCEはローアクティブであると仮定している。

【0151】シフト動作により2入力ラッチ回路L2の出力端子Qの出力信号が"H"に設定されているときには、イネーブル信号CE-Aは"L"となる。それにより、RAM2が動作する。2入力ラッチ回路L2の出力端子Qの出力信号が"L"に設定されているときには、イネーブル信号TCEが出力端子ceには伝わらず、イネーブル信号CE-Aは"H"を保持する。したがって、RAM2は待機状態になる。

【0152】このように、CEスキャンレジスタ200 aに設定されたデータにより、RAM2の書込みポート の動作を制御することが可能となる。

【0153】したがって、図2に示すように複数のRAM2が半導体チップ1上に集積化されている場合には、シフト動作により所望のデータを各テスト回路3のCEスキャンレジスタ200aに設定すれば、所望のRAM2の費込みポートを選択的に動作させてテストすることができる。

【0154】同様に、シフト動作により所望のデータを各テスト回路3のCEスキャンレジスタ200bに設定すれば、所望のRAM2の読出しポートを選択的に動作させてテストすることができる。

【0155】図8のCEスキャンレジスタ200aでは、イネーブル信号STBMがイネーブル信号CEA-Aとして出力端子ceaから出力され、ADスキャンレジスタ110に与えられる。

【0156】図9に、CEスキャンレジスタ200aの構成の他の例を示す。このCEスキャンレジスタ200aでは、2入力AND回路G14が付加されている。それにより、通常動作時に、ADスキャンレジスタ110をアドレスラッチとして用いることができる。

【0157】イネーブル信号STBMは、通常動作時は "H"に設定され、テスト時は "L"に設定される。したがって、通常動作時は、イネーブル信号CEA-Aおよびイネーブル信号CE-Aの論理レベルは同じになる。

【0158】通常動作時には、イネーブル信号CEX-50

24

A (ローアクティブ) は出力端子 c e に伝わると同時に出力端子 c e a にも伝わる。イネーブル信号 C E A - A が "L"になると、図 7 に示される A D スキャンレジスタ 1 1 0 a の 2 入力ラッチ回路 L 2 は保持状態になる(アドレス信号をラッチする)。

【0159】このように、図9に示されるCEスキャンレジスタ200aを用いれば、通常動作時にADスキャンレジスタ110をアドレスラッチとして用いることができる。

【0160】図8のCEスキャンレジスタ200aはこのようなアドレスラッチ機能を有さない。図8および図9のCEスキャンレジスタ200aは、必要に応じて使い分ける。

【0161】(e) WEスキャンレジスタ300 図10に、WEスキャンレジスタ300の詳細な構成を示す。このWEスキャンレジスタ300の構成は、図8に示されるCEスキャンレジスタ200aの構成と同様である。

【0162】このWEスキャンレジスタ300のシフト動作は、ADスキャンレジスタ110(図7参照)と同様である。ただし、シフトクロックとして、図8のCEスキャンレジスタ200aと同様に、シフトクロックSCK1M、SCK2Mが用いられる。

【0163】通常動作時には、イネーブル信号TWEが "L"に設定されてイネーブル信号STBMが"H"に 設定される。その結果、イネーブル信号WEX-Aがイ ンパータ回路G12、2入力ラッチ回路L2およびNA ND回路G13を経由して出力端子weに伝達される。 イネーブル信号WEX-Aはインパータ回路G12によ り反転された後、NAND回路G13により反転される ので、結果としてイネーブル信号WE-Aおよびイネー ブル信号WEX-Aの論理レベルは同じになる。

【0164】テスト時には、イネーブル信号STBMが "L"に設定され、イネーブル信号TWEは "L"となる。ここでは、イネーブル信号TWEはローアクティブであると仮定している。

【0165】シフト動作により2入力ラッチ回路L2の出力端子Qの出力信号が"H"に設定されているときには、イネーブル信号TWEが出力端子Weに伝達される。したがって、RAM2のイネーブル信号CE-A

(図3参照)がイネーブル状態であれば、書込み動作が行なわれる。2入力ラッチ回路L2の出力端子Qの出力信号が"L"に設定されているときには、イネーブル信号TWEは出力端子weには伝わらず、イネーブル信号WE-Aは"H"を保持する。したがって、RAM2の書込み動作は行なわれない。

【0166】このように、WEスキャンレジスタ300に設定されたデータにより、RAM2の書込み動作を制御することが可能となる。

【0167】(f) DIOスキャンレジスタ群400

図11に、DIOスキャンレジスタ群400の詳細な構成を示す。DIOスキャンレジスタ群400は、m個のDIOスキャンレジスタ410を含む。これらのDIOスキャンレジスタ410に、曹込みデータDIX-A(m-1)  $\sim$ DIX-A(0) および読出しデータDO-B(0) が入力される。これらのDIOスキャンレジスタ410から、読出しデータDOA0 のDIOスキャンレジスタA10から、読出しデータDOXA10 から、ホ出しデータDOXA10 から、ホ出しデータDOXA10 が出力される。

【0168】DIOスキャンレジスタ410は、シリアル入力端子SIDとシリアル出力端子SODとの間に直列に接続され、短いスキャンパス(mビットのスキャンパス)を構成する。各DIOスキャンレジスタ410のシリアル出力端子SORは次段のDIOスキャンレジスタ410のシリアル入力端子SIRに接続される。

【0169】(g) DIOスキャンレジスタ410 図12に、DIOスキャンレジスタ410の詳細な構成を示す。DIOスキャンレジスタ410は、2入力ラッチ回路L2a, L2b、インバータ回路G15, G16、2入力NAND回路G17, G18およびエクスクルーシブOR回路G19を含む。入力端子dixには、ロジック回路4(図2参照)から書込みデータDIXーA(i)が与えられる。出力端子doxにはRAM2(図2参照)からのデータまたはこのスキャンレジスタ410が保持するデータが出力され、ロジック回路4に与えられる。

【0170】シフト動作は、2入力ラッチ回路L2a, L2bの第2のイネーブル端子EN2に2相のシフトクロックSCK1M, SCK2Mを与えることにより行な 30 われる。シフト動作時には、イネーブル信号CEAーAおよび比較信号CMPを"L"に設定しかつイネーブル信号TMCEAを"H"に設定する必要がある。この設定により、NAND回路G18の出力は"H"となり、NAND回路G17の出力は"L"となる。したがって、2入力ラッチ回路L2a, L2bの第1のイネーブル端子EN1の電位はともに"L"となる。

【0171】シフトクロックSCK1Mが与えられると、シリアル入力端子SIRから1段目の2入力ラッチ回路L2aにデータが取込まれる。このデータは、インバータ回路G15により反転され、2段目の2入力ラッチ回路L2bの第2の入力端子D2に与えられる。次にシフトクロックSCK2Mが与えられると、その反転されたデータは2段目の2入力ラッチ回路L2bに取込まれる。このデータは、インバータ回路G16により再び反転され、シリアル出力端子SORに出力される。

【0172】このように、2相のシフトクロックSCK 1M, SCK2Mにより、1ビットのシフト動作が行な われる。シリアルデータは、インバータ回路G15, G 16により2回反転されるので、シリアル入力端子SI 26

Rのデータおよびシリアル出力端子SORのデータは同じ論理レベルとなる。

【0173】上記のように、図9のCEスキャンレジスタ200a(または200b)を用いれば、図7のADスキャンレジスタ110が通常動作時にはアドレスラッチ回路として動作する。図12のDIOスキャンレジスタ410の2入力ラッチ回路L2aには図7のADスキャンレジスタ110と同様にイネーブル信号CEA-Aが与えられているので、通常動作時には2入力ラッチ回路L2aがデータ入力ラッチとして動作する。

【0174】一方、2入力ラッチ回路L2bに与えられるテストモードイネーブル信号TMCEAは、図4に示されるようにインバータ回路G8およびOR回路G7から構成されるゲート回路により生成される。

【0175】通常動作時にテストモード信号TMは "L"であるので、テストモードイネーブル信号TMC EAはイネーブル信号CEA-Bの反転信号となる。また、通常動作時に比較信号CMPは"L"に設定されているので、2入力NAND回路G18の出力は"H"となる。それにより、テストモードイネーブル信号TMC EAは2入力NAND回路G17により反転され、2入力ラッチ回路L2bの第1のイネーブル端子EN1に伝達される。

【0176】イネーブル信号CEA-Bは図4に示されるインバータ回路G8により反転され、その後2入力NAND回路G17により反転されるので、結果として、イネーブル信号CEA-Bは2入力ラッチ回路L2bの第1のイネーブル端子EN1に非反転信号として伝達される。したがって、通常動作時には、2入力ラッチ回路L2bはデータ出力ラッチとして動作する。

【0177】これらのラッチ動作はイネーブル信号CEA-A(イネーブル信号CEX-A)またはイネーブル信号CEX-B)の立下が 信号CEA-B(イネーブル信号CEX-B)の立下が りに応答して行なわれる。

【0178】テスト時には、テストモード信号TMは "H"であるので、テストモードイネーブル信号TMC EAはイネーブル信号CEA-Bに関わらず "H"となる。テスト時には、シフト動作により、RAM2へ与えられる曹込みデータおよび読出し期待値データがDIOスキャンレジスタ410に設定される。曹込みデータは2入力ラッチ回路L2aに設定され、インバータ回路G15により反転されたデータが読出し期待値データとなる。シフト動作により2入力ラッチ回路L2a、L2bが保持するデータは、互いに逆の論理になる。したがって、読出し期待値データは、2入力ラッチ回路L2bにも設定される。

【0179】RAM2から与えられる読出しデータDO -B(i)は入力端子doに与えられる。この読出しデ -タDO-B(i)はイクスクルーシブOR回路G19 により読出し期待値データ(インバータ回路G15の出 力)と比較される。RAM2が正常なときには、イクス クルーシブOR回路G19の出力は"L"になる。RA M2に故障がある場合には(読出し期待値データと異な るデータがRAM2から読出された場合)、イクスクル ーシブOR回路G19の出力は"H"になる。

【0180】この状態で比較信号CMPが"H"とな る。RAM2が正常なときには、NAND回路G18の 出力が"H"に保持される。RAM2に故障がある場合 には、NAND回路G18の出力端子にローアクティブ なクロックが発生する。NAND回路G18の出力はN 10 AND回路G17により反転されて2入力ラッチ回路し 2 b の第1のイネーブル端子EN1に与えられる。した がって、RAM2が正常なときには、第1のイネーブル 端子EN1の電位が"L"に保持され、RAM2に故障 があるときには、第1のイネーブル端子EN1にはハイ アクティブなクロックが与えられる。

【0181】このように、読出し期待値データと異なる データがRAM2から読出されたときには、2入力ラッ チ回路 L 2 b の第1のイネーブル端子 E N 1 にハイアク ティブなクロックが与えられる。それにより、RAM2 からの読出しデータ(読出し期待値データとは逆の論理 のデータ)が2入力ラッチ回路L2bに取込まれる。そ の結果、2入力ラッチ回路L2bが保持するデータは反 転する。RAM2が正常なときには、このような保持デ ータの反転は生じない。したがって、2入力ラッチ回路 L2bはRAM2のテスト結果を保持していることにな る。

【0182】図5のテスト回路3を用いる場合には、図 12のDIOスキャンレジスタ410においてイネーブ ル信号CEA-Aの代わりにイネーブル信号STBMが 30 与えられ、イネーブル信号TMCEAの代わりにテスト モード信号TMが与えられる。

【0183】通常動作時には、イネーブル信号STBM が"H"に設定され、テストモード信号TMが"L"に 設定される。この設定により、2入力ラッチ回路L2 a, L2bの第1のイネーブル端子EN1の電位はとも に "H"となる。このとき、入力端子 d i x に与えられ た書込みデータDIX-A(i)は、2入力ラッチ回路 L2aに取込まれるとともに、出力端子diに伝達され る。また、入力端子doに与えられた読出しデータDO -B (i)は、2入力ラッチ回路L2bに取込まれると ともに出力端子doxに伝達される。

【0184】この状態では、RAM2およびロジック回 路4のデータ入出力端子が互いに論理的に接続されてい る。

【0185】図13に、DIOスキャンレジスタ410 の構成の他の例を示す。図13のDIOスキャンレジス タ410では、図12のDIOスキャンレジスタ410 とは逆に、2入力ラッチ回路L2bが1段目のラッチ回 28

路となる。このDIOスキャンレジスタ410では、2 段目の2入力ラッチ回路L2aが書込みデータおよび読 出し期待値データを保持し、1段目の2入力ラッチ回路 L2bがテスト結果を保持する。

【0186】図11のDIOスキャンレジスタ群400 は、図12および図13のDIOスキャンレジスタ41 0のいずれかを用いて構成される。

【0187】なお、これらのDIOスキャンレジスタ4 10は、この発明の重要な構成要素の1つである。この ように、図12および図13に示されるDIOスキャン レジスタ410は、一方の2入力ラッチ回路が書込みデ ータおよび読出し期待値データ(書込みデータの反転デ ータ)を保持しかつ他方の2入力ラッチ回路がテスト結 果を保持するという特徴を持っている。

【0188】(h) DMYスキャンレジスタ500 図14に、DMYスキャンレジスタ500の詳細な構成 を示す。このDMYスキャンレジスタ500は、ラッチ 回路Lla、Llbを含む。このDMYスキャンレジス タ500は、2相のシフトクロックで動作する単純なシ フトレジスタである。

【0189】まず、1相目のシフトクロックSCK1M が与えられると、シリアル入力端子SIR上のデータが ラッチ回路L1aに取込まれる。ラッチ回路L1aの出 力端子Qはラッチ回路L1bの入力端子Dに接続されて いるので、次に2相目のシフトクロックSCK2Mが与 えられると、このデータはラッチ回路Llbに取込ま れ、シリアル出力端子SORに出力される。

【0190】このようにして、シリアル入力端子SIR からシリアル出力端子SORへ1ビットのシフト動作が 行なわれる。

【0191】 (i) ラッチ回路L1

図15に、ラッチ回路L1の構成の一例(CMOS回路 の例)を示す。ラッチ回路L1は、Nチャネルトランジ スタN1~N3、PチャネルトランジスタP1~P3お よびインバータ回路G20~G22を含む。

【0192】イネーブル端子ENに"H"の信号が与え られると、インバータ回路G20の出力は"L"にな る。その結果、トランジスタN3、P3がオンし、トラ ンジスタP1, N1がオフする。入力端子Dに与えられ たデータは、トランジスタN3,P3を通過し、インバ ータ回路G21により反転され、再びインバータ回路G 22により反転されて出力端子Qに伝達される。したが って、入力端子Dおよび出力端子Q間でデータの反転は 生じない。

【0 1 9 3】イネーブル端子ENに"L"の信号が与え られると、インバータ回路G20の出力は"H"にな る。その結果、トランジスタN3,P3がオフし、トラ ンジスタ P 1, N 1 がオンする。したがって、トランジ スタP2のソースに電源電位VDDが与えられ、トラン 路となり、2入力ラッチ回路L2aが2段目のラッチ回 50 ジスタN2のソースに接地電位GNDが与えられる。ト

ランジスタN2, P2のゲートは互いに接続され、かつ それらのドレインも互いに接続されているので、トラン ジスタN2, P2のペアはインバータ回路として機能する。

【0194】このとき構成されるインバータ回路は、インバータ回路G21とともに記憶ループを構成する。すなわち、互いに、一方の出力が他方の入力に供給される。出力端子Qにはこの記憶ループが保持しているデータが出力される。

【0195】記憶ループに保持されるデータは、イネーブル端子ENの信号が"L"に変化する直前に入力端子 Dに与えられていたデータである。

【0196】(j) リセット付きラッチ回路600 図16に、リセット付きラッチ回路600の詳細な構成を示す。リセット付きラッチ回路600が図15のラッチ回路L1と異なるのは、インバータ回路G21の代わりに2入力NAND回路G23を設けたことである。

【0197】リセット端子Rに"H"の信号が与えられると、NAND回路G23はインバータ回路として機能する。したがって、この状態では、リセット付きラッチ回路600は、図15のラッチ回路L1と同じ動作を行なう。すなわち、イネーブル端子ENに"H"の信号が与えられると、入力端子Dに与えられたデータが出力端子Qに伝達される。イネーブル端子ENの信号が"L"に変化する直前に入力端子Dに与えられていたデータが保持される。

【0198】リセット端子Rに"L"の信号が与えられると、NAND回路G23の出力は"H"になり、出力端子Qにはその出力の反転信号である"L"の信号が出力される。すなわち、リセット付きラッチ回路600はリセットされたことになる。このように、このリセット付きラッチ回路600のリセット端子Rはローアクティブになっている。

【0199】(k) 2入力ラッチ回路L2 図17に、2入力ラッチ回路L2の構成の一例(CMO S回路の例)を示す。この2入力ラッチ回路L2は、N チャネルトランジスタN1~N5、Pチャネルトランジ スタP1~P5およびインバータ回路G20, G21, G22, G24を含む。

【0200】 第1 および第2 のイネーブル端子EN1, EN2 はハイアクティブとなっており、両方の電位を同時に"H"に設定することは禁止されている。

【0201】第1および第2のイネーブル端子EN1, EN2の両方に"L"の信号が与えられると、インバー 夕回路G20, G24の出力はともに"H"となる。そ の結果、トランジスタN3, P3, N5, P5がオフ し、トランジスタP1, N1, P4, N4がオンする。 したがって、トランジスタP2のソースに電源電位VD Dが与えられ、トランジスタN2のソースに接地電位G<sup>50</sup> 30

NDが与えられる。トランジスタN2, P2のゲートは 互いに接続され、それらのドレインも互いに接続されて いるので、トランジスタN2, P2のペアはインバータ 回路として機能する。

【0202】このとき構成されるインバータ回路はインバータ回路G21とともに記憶ループを構成する。すなわち、互いに、一方の出力が他方の入力に供給される。 出力端子Qにはこの記憶ループが保持しているデータが出力される。

【0203】記憶ループに保持されるデータは第1および第2のイネーブル端子EN1, EN2の信号のどちらかが"H"のときに第1または第2の入力端子D1, D2に与えられていたデータである。

【0204】第1のイネーブル端子EN1に"H"の信号が与えられると、インバータ回路G24の出力は"L"となる。その結果、トランジスタN5、P5がオンし、トランジスタP4、N4がオフする。第1の入力端子D1に与えられたデータはトランジスタN5、P5

端子D1に与えられたデータはトランジスタN5, P5 を通過し、インバータ回路G21により反転され、再びインバータ回路G22により反転されて出力端子Qに伝達される。したがって、第1の入力端子D1と出力端子Qとの間でデータの反転は生じない。

【0205】第2のイネーブル端子EN2に"H"の信号が与えられると、インバータ回路G20の出力は"L"となる。その結果、トランジスタN3、P3はオンし、トランジスタP1、N1がオフする。第2の入力端子D2に与えられたデータはトランジスタN3、P3を通過し、インバータ回路G21により反転され、再びインバータ回路G22により反転されて出力端子Qに伝達される。したがって、第2の入力端子D2と出力端子Qとの間でデータの反転は生じない。

(5) テスト回路3 (図4) の動作

図4のテスト回路3の動作を説明する。リセット付きラッチ回路600の出力端子Qからはモード制御信号MDが出力される。モード制御信号MDが"0"の場合を非パイパス状態と呼び、モード制御信号MDが"1"の場合をパイパス状態と呼ぶ。インバータ回路G2はモード制御信号MDの反転信号を出力する。

【0 2 0 6】 (a) バイパス状態の動作

マルチプレクサ 7 0 0 は、シリアル入力端子 S I B のデータを選択し、そのデータをシリアル出力端子 S O B に与える。すなわち、シリアルデータはスキャンレジスタ群 1 0 0 a , 1 0 0 b , 2 0 0 a , 2 0 0 b , 3 0 0 , 4 0 0 , 5 0 0 をバイパスする。このとき、インバータ回路 G 2 の出力は"0"となり、AND回路 G 4 , G 5 , G 6 の出力は"0"に固定される。

【0207】 したがって、シフトクロック S C K 1, S C K 2 が与えられても、これらが C E スキャンレジスタ 200a, 200b、W E スキャンレジスタ 300、 D I O スキャンレジスタ群 400および D M Y スキャンレ

ジスタ500に与えられることはない。したがって、これらのスキャンレジスタ群200a, 200b, 30 0, 400, 500が保持するデータは変化しない。

【0208】これに対して、ADスキャンレジスタ群100a,100bにはシフトクロックSCK1,SCK2が直接与えられる。したがって、バイパス状態でもADスキャンレジスタ群100a,100bはシフト動作を行なうことができる。また、マルチプレクサ800はシリアル入力端子SIBからのデータを選択しているので、ADスキャンレジスタ群100a,100bの両方に同じアドレス信号がシフトインされる。

【0209】また、ロウアクティブなストローブ信号STBが与えられると、ハイアクティブな比較信号CMPが発生するが、イネーブル信号STBMは、"0"に固定される。なお、この比較信号CMPはRAM2のテスト時に用いられる。

【0210】(b) 非バイパス状態の動作

マルチプレクサ700は、DMYスキャンレジスタ50 0のシリアル出力端子SOR(図14参照)のデータを 選択し、そのデータをシリアル出力端子SOBに与え る。また、マルチプレクサ800は、ADスキャンレジ スタ群100aのシリアル出力端子SOAのデータを選 択し、そのデータをADスキャンレジスタ群100bの シリアル入力端子SIAに与える。すなわち、シリアル データはスキャンレジスタ群100a,100b,20 0a,200b,300,500を通過する。

【0211】インバータ回路G2の出力は"1"になる。テストモード信号TMが"1"に設定されかつシフトクロックSCK1、SCK2が与えられると、これらのシフトクロックSCK1、SCK2はAND回路G5、G6を通過してシフトクロックSCK1M、SCK2Mとしてスキャンレジスタ群200a、200b、300、400、500はシフト動作を行なう。

【0212】このとき、ADスキャンレジスタ群100 a,100bにはシフトクロックSCK1,SCK2が 直接与えられるので、ADスキャンレジスタ群100 a,100bは他のスキャンレジスタ群200a,20 0b,300,400,500と同時にシフト動作を行 40 なう。なお、非バイパス状態では、比較信号CMPは "0"に固定される。

# 【0213】(c) 動作の要約

バイパス状態では、シリアルデータはシリアル入力端子SIBから直接シリアル出力端子SOBに伝わり、ADスキャンレジスタ群100a,100bのみがシフト動作を行なう。非バイパス状態では、シリアル入力端子SIBのシリアルデータはテスト回路3内のすべてのスキャンレジスタ内をシフトされ、シリアル出力端子SOBに伝わる。RAM2のテスト時には、マルチプレクサ7

32

00,800がバイパス状態に設定されるとともにローアクティブなストローブ信号STBが与えられて比較信号CMPが発生される。

(6) ランダムマーチテスト時の動作 次に、図4のテスト回路3を用いたランダムマーチテス トを説明する。

【0214】(a) 初期化動作(図18参照)
① リセットサイクル(ステップS1;図19参照)
まず、リセット信号RSTが"L"になる。これにより、ラッチ回路600から出力されるモード制御信号MDが"0"になる。それにより、テスト回路3は非バイパス状態に設定される。したがって、すべてのスキャンレジスタがシフト可能な状態になる。

【0215】② スキャンインサイクル (ステップS 2, S3;図20参照)

図2に示されるような複数のテスト回路3は直列に接続され、長いスキャンパスを構成する。これらの複数のテスト回路3はすべて非バイパス状態になり、すべてのスキャンレジスタがシフト可能な状態になる。したがって、シフト動作により各テスト回路3内の任意の位置のスキャンレジスタに所望のデータを設定することができる。これを、スキャンイン動作と呼ぶ。図20は、1ビット分のスキャンイン動作を示す。

【0216】RAM2のテスト前には、スキャンイン動作により各スキャンレジスタに初期値が設定される。すべてのテスト回路3内のDMYスキャンレジスタ500には"1"が設定される。テストの対象となるRAM2のテスト回路3内のCEスキャンレジスタ200a,200bおよびWEスキャンレジスタ300には"1"が設定され、ADスキャンレジスタ群100a,100bに所望の初期値(たとえば0番地)が設定され、DIOスキャンレジスタ群400に書込みデータが設定され、

【0217】③ モードセットサイクル (ステップS 4;図21参照)

次に、"H"のパルスを有するモード設定信号MDSTが与えられる。これにより、すべてのテスト回路3内のリセット付きラッチ回路600から出力されるモード制御信号MDが"1"になり、すべてのテスト回路3はバイパス状態に設定される。この状態では、すべてのテスト回路3のシリアル入力端子SIBには同じデータ(シリアル入力端子SICのデータ)が与えられる。

【0218】バイパス状態においても、ADスキャンレジスタ群100a,100bはシフト動作を行なうことができるので、シリアル入力端子SICのデータを各テスト回路3のADスキャンレジスタ群100a,100bにスキャンインすることができる。

【0219】ランダムマーチテストでは、全周期系列をADスキャンレジスタ群100a, 100bにスキャンインすることによりテストアドレスが更新される。

【0220】(b) ライトオール動作(図22参照) ランダムマーチテストでは、全周期系列のスキャンインによりアドレスを更新しながら全アドレスについて書込みを行なう手順がある。これを、ライトオール動作と呼ぶ(ステップS11, S12;図23参照)。

【0221】シフトクロックSCK1, SCK2を与えることによりADスキャンレジスタ群100a, 100bの内容が更新される。シフトクロックSCK1のタイミングでアドレス信号A-A(i)が確定する。したがって、ローアクティブなイネーブル信号TCEが与えられると、RAM2はこのアドレス信号に基づいて動作を開始する。さらに、イネーブル信号TCEがアクティブな間にローアクティブなイネーブル信号TWEが与えられると、RAM2はそのアドレス信号に基づいて書込み動作を行なう。

【0222】 (c) リード・ライトオール動作(図24参照)

ランダムマーチテストでは、全周期系列のスキャンインによりアドレスを更新しながら全アドレスについて読出しおよび書込みを行なう手順がある。これをリード・ラ 20イトオール動作と呼ぶ。

【0223】① リード・ライトサイクル (ステップS 21, S22;図25参照)

シフトクロックSCK1、SCK2を与えることにより ADスキャンレジスタ群100a、100bの内容は更 新される。シフトクロックSCK1のタイミングでアド レス信号A-A(i)、A-B(i)は確定する。した がって、ローアクティブなイネーブル信号TCEが与え られると、RAM2はこのアドレス信号に基づいて動作 を開始する。一定の遅延の後、RAM2から読出しデー タDO-B(i)が出力される。

【0224】その後、ローアクティブなストローブ信号 STBが与えられると、読出しデータDO-B(i)と DIOスキャンレジスタ群400が保持する読出し期待 値データ(書込みデータの逆の論理)とが比較され、そ の結果がDIOスキャンレジスタ群400に格納され

【0225】その後、イネーブル信号TCEがアクティブな間にローアクティブなイネーブル信号TWEが与えられると、RAM2はこのアドレス信号に基づいて書込 40 み動作を行なう。

【0226】② リセットサイクル (ステップS23; 図19参照)

リセット信号RSTが"L"になり、すべてのテスト回路3が非バイパス状態に設定される。

【0227】③ アジャストサイクル (ステップS2 4;図26参照)

テスト結果は各DIOスキャンレジスタ410の2入力 ラッチ回路L2bに保持されているので、図13のDI Oスキャンレジスタ410を用いる場合には、リセット 34

サイクルの後にアジャストサイクルが必要である。

【0228】アジャストサイクルでは、シフトクロック SCK1を与えずにシフトクロックSCK2のみを与え る。これにより、2入力ラッチ回路L2aにテスト結果 が転送され、シリアル出力端子SORに与えられる。

【0229】なお、図12のDIOスキャンレジスタ410においてはテスト結果はシリアル出力端子SORに出力されているので、アジャストサイクルは必要ではない。

【0230】② スキャンアウトサイクル (ステップS 25, S26;図27参照)

DIOスキャンレジスタ群400に保持されたテスト結果は、シフト動作により取出される。これをスキャンアウト動作と呼ぶ。シフトクロックSCK2に同期してシリアル出力端子SOCにすべてのスキャンレジスタのデータが順に現われる。外部のLSIテスタによりデスタストローブタイミングでシリアル出力端子SOCのデータをテストする。

(7) ランダムマーチテストの全体動作
ランダムマーチテストでは、データ "0" / "1" を変えながら同じ手順で2回テスト動作を行なう。データが "0" の場合のテスト手順を図28に示し、データが "1" の場合のテスト手順を図29に示す。これらのテスト手順は初期化動作のスキャンインデータが異なるだけである。すなわち、DIOスキャンレジスタ群400に初期データとして "0" を設定するか "1" を設定するかのみが異なる。これにより、RAM2への書込みデータおよび読出し期待値データを変化させる。

【0231】図28のテスト手順を説明する。

【0232】① 初期化動作(0)(ステップS31) DIOスキャンレジスタ群400に書込みデータ"0" を設定する。

【0233】② ライトオール動作(ステップS32) すべてのアドレスについて"0" 書込みを行なう。

【0234】③ 初期化動作(1) (ステップS33) DIOスキャンレジスタ群400に曹込みデータ"1" を設定する。これにより、読出し期待値データとして "0"が設定される。

【0235】④ リードライトオール動作(ステップS 34)

すべてのアドレスについて、"0"読出しおよび"1" 書込みを行なう。このとき、読出しデータはDIOスキャンレジスタ群400内で読出し期待値データと比較される。

【0236】⑤ 初期化動作(0) (ステップS35) DIOスキャンレジスタ群400に書込みデータ"0" を設定する。これにより、読出し期待値データとして "1"が設定される。

【0237】⑥ リード・ライトオール動作(ステップ 50 S36)

【0238】図29のテスト手順では、ステップS41 ~S46が図28のステップS31~S36に対応し、 データの"0"/"1"が異なるだけである。

【0239】(8) 第2の実施例

図30は、第2の実施例による半導体集積回路装置に含まれる3ポートRAMおよびテスト回路の概略的な構成を示すプロック図である。

【0240】3ポートRAM2bは、書込みポート(ポートA)、読出しポート(ポートB)および読出しポート(ポートC)を有する。テスト回路3bのシリアル入力端子SIBとシリアル出力端子SOBとの間に、ADスキャンレジスタ群100a、マルチプレクサ800、ADスキャンレジスタ群100c、DIOスキャンレジスタ群400、DOスキャンレジスタ群100cは表がマルチプレクサ700が直列に接続され、スキャンパスを構成する。

【0241】ADスキャンレジスタ群100aは、3ポートRAM2bにポートA用のアドレス信号A-Aを供給する。ADスキャンレジスタ群100bは、3ポートRAM2bにポートB用のアドレス信号A-Bを供給する。ADスキャンレジスタ群100cは、3ポートRAM2bにポートC用のアドレス信号A-Cを供給する。

【0242】DIOスキャンレジスタ群400は、3ポートRAM2bのポートAおよびポートBで共用されている。DIOスキャンレジスタ群400は、3ポートRAM2bのポートAに書込みデータDI-Aを与え、3ポートRAM2bのポートBからの読出しデータDO-Bを受ける。DOスキャンレジスタ群1000は、3ポートRAM2bのポートCからの読出しデータDO-Cを受ける。

【0243】マルチプレクサ800,900は、ADスキャンレジスタ群100a,100b,100cのすべてに同一のアドレス信号を供給するために設けられている。

【0244】マルチプレクサ800,900がバイバス 状態に設定されると、シリアル入力端子SIBからの信 号がADスキャンレジスタ群100a,100b,10 0cに入力される。したがって、ポートA、ポートBお よびポートCに同一のアドレス信号が与えられる。

【0245】マルチプレクサ800,900が非バイパス状態に設定されているときには、ADスキャンレジスタ群100aの出力信号がADスキャンレジスタ群100bに与えられ、ADスキャンレジスタ群100bの出力信号がADスキャンレジスタ群100cに与えられる。

36

【0246】図30のテスト回路3bにおいては、ボートAとポートB, Cとの組合せによるランダムマーチテストを実施することができる。この場合、ポートB, Cから同時にデータを読出すことができる。

【0247】図31に、DOスキャンレジスタ群1000の詳細な構成を示す。DOスキャンレジスタ群1000はm個のDOスキャンレジスタ1010を含む。これらのDOスキャンレジスタ1010に、読出しデータDO-C(m-1) $\sim$ DO-C(0)が入力される。これらのDOスキャンレジスタ1010から、読出しデータDOX-C(m-1) $\sim$ DOX-C(0)が出力される。

【0248】DOスキャンレジスタ1010は、シリアル入力端子SIDとシリアル出力端子SODとの間に直列に接続され、短いスキャンパス(mビットのスキャンパス)を構成する。各DOスキャンレジスタ1010のシリアル出力端子SORは次段のDOスキャンレジスタ1010のシリアル入力端子SIRに接続される。

【0249】図32に、DOスキャンレジスタ1010の詳細な構成を示す。このDOスキャンレジスタ1010が図12のDIOスキャンレジスタ410と異なるのは次の点である。2入力ラッチ回路L2aの代わりに1入力ラッチ回路Laが設けられている。入力端子dixおよび出力端子diは設けられていない。また、イネーブル信号CEA-Aも与えられていない。その他の部分の構成は、図12に示される構成と同様である。このように、回路が簡単化される。

【0250】ポートCが書込みポートである場合は、DOスキャンレジスタ群1000の代わりに、図33に示されるDIスキャンレジスタ群1100が用いられる。DIスキャンレジスタ群1100は、m個のDIスキャンレジスタ1110に、書込みデータDIX-C(m-1)~DIX-C(0)が入力される。これらのDIスキャンレジスタ1110から書込みデータDI-C(m-1)~DI-C(0)が出力される。

【0251】DIスキャンレジスタ1110は、シリアル入力端子SIDとシリアル出力端子SODとの間に直列に接続され、短いスキャンパス(mビットのスキャンパス)を構成する。各DIスキャンレジスタ1110のシリアル出力端子SORは次段のDIスキャンレジスタ1110のシリアル入力端子SIRに接続される。

【0252】図34に、DIスキャンレジスタ1110の詳細な構成を示す。このDIスキャンレジスタ1110が図12のDIOスキャンレジスタ410と異なるのは次の点である。2入力ラッチ回路L2bの代わりに1入力ラッチ回路Lbが設けられている。インバータ回路G15,G16、2入力NAND回路G17,G18およびイクスクルーシブOR回路G19は設けられていない。出力端子doxおよび入力端子dob設けられてい

ない。比較信号CMPおよびイネーブル信号TMCEA・は与えられない。その他の部分の構成は、図12に示される構成と同様である。このように、回路が簡単化される。

【0253】(9) DIOスキャンレジスタの他の例図35は、図12のDIOスキャンレジスタ410と同様の機能を有するDIOスキャンレジスタをMOS回路で構成した例を示す。図35のDIOスキャンレジスタ410は、NチャネルMOSトランジスタN31~N34およびインバータG31~G34を含む。インバータG31、G32はレシオ型ラッチ回路L31を構成し、インバータG33、G34もレシオ型L32を構成する。インバータG32、G34は、それぞれインバータG31、G33よりも小さい駆動能力を有する。図12および図35において同一符号が付された部分は同一または相当部分を示す。

【0254】なお、図35に示されるようにNチャネル MOSトランジスタを用いる代わりに、PチャネルMO Sトランジスタを用いてもよい。

【0255】また、図35のレシオ型ラッチ回路の代わりに図36および図37に示されるようにCMOS2入力ラッチ回路を用いても図12のDIOスキャンレジスタ410と同様の機能を有するDIOスキャンレジスタ410を構成することはできる。

【0256】図36のDIOスキャンレジスタ410では、ノードBに直接出力端子doxが接続される。一方、図37のDIOスキャンレジスタ410では、ノードBが2つのインバータを介して出力端子doxに接続される。図36および図37において、図12および図35と同一符号が付された部分は同一または相当部分を示す。

【0257】図38は、図13のDIOスキャンレジスタ410と同様の機能を有するDIOスキャンレジスタをレシオ型ラッチ回路を用いて構成した例を示す。図38において図13と同一符号が付された部分は同一または相当部分を示す。

【0258】図38のDIOスキャンレジスタ410の動作は、図12,図13,図35~図37のDIOスキャンレジスタ410の動作とほとんど同様である。ただし、図38のスキャンレジスタ410では、テスト結果がマスタラッチに保持されているので、シフト動作によるテスト結果の読出しの際に注意が必要である。すなわち、テスト結果を非破壊で読出すためには、シリアルクロックSCK2を与えることによりスレーブラッチにテスト結果を転送し、その後シフト動作を行なう必要がある。

【0259】 (10) 比較回路およびラッチイネーブル回路の他の例

図12、図13、図35ないし図38の例では、入力端 子doのデータとラッチ回路L2a, L31に保持され <sup>50</sup> 38

たデータとを比較する比較回路としてイクスクルーシブ OR回路G19が用いられ、かつその比較結果に基づい てラッチ回路L2b, L32に入力端子doのデータを ラッチさせるラッチイネーブル回路としてNAND回路 G17, G18が使用されている。しかし、比較回路およびラッチイネーブル回路はこのような論理回路の組合せに限定されない。

【0260】たとえば、図39に示されるように、比較回路としてイクスクルーシブNOR回路G41を用いて、ラッチイネーブル回路としてNOR回路G42およびOR回路G43を用いてもよい。NOR回路G42の一方の入力端子はイクスクルーシブNOR回路G41の出力端子に接続され、他方の入力端子は反転比較信号/CMPを受ける反転比較端子に接続される。OR回路G43の一方の入力端子はNOR回路G42の出力端子に接続され、他方の入力端子は反転イネーブル信号/TMCEAを受ける反転イネーブル端子に接続される。

【0261】(11) 他の適用例

上記実施例では、この発明を、デュアルポートRAMを含む半導体集積回路装置および3ポートRAMを含む半導体集積回路装置に適用した例を説明しているが、この発明は、同様にして、4つ以上のポートを有するRAMを含む半導体集積回路装置にも適用することができる。【0262】

【発明の効果】第1および第2の発明によれば、1つのスキャンレジスタでデータの入力および出力を行なうことが可能となる。また、記憶手段の読出しポートと曹込みポートとでスキャンレジスタを共用することができる。それにより、スキャンパスの規模が小さくなる。

【0263】特に、第2の発明によれば、スキャンパスの大部分を通常動作時に利用することができる。

【0264】したがって、スキャンパスの付加による半 導体集積回路装置のチップ面積および製造コストの増大 を抑制することができる。

【図面の簡単な説明】

【図1】この発明の第1の実施例の主要部の構成を示す ブロック図である。

【図2】この発明の第1の実施例の全体の構成を示すブ ロック図である。

【図3】テスト回路とRAMとの関係を示す図である。

【図4】テスト回路の構成の一例を示すブロック図であ る。

【図5】テスト回路の構成の他の例を示すブロック図で ある。

【図6】ADスキャンレジスタ群の構成を示すプロック図である。

【図7】ADスキャンレジスタの構成を示すブロック図 である。

【図8】 C E スキャンレジスタの構成の一例を示すプロック図である。

【図9】CEスキャンレジスタの構成の他の例を示すプロック図である。

【図10】WEスキャンレジスタの構成を示すプロック図である。

【図11】DIOスキャンレジスタ群の構成を示すプロック図である。

【図12】DIOスキャンレジスタの構成の一例を示す ブロック図である。

【図13】DIOスキャンレジスタの構成の他の例を示すブロック図である。

【図14】 DMYスキャンレジスタの構成を示すプロック図である。

【図15】ラッチ回路の構成を示す回路図である。

【図16】リセット付きラッチ回路の構成を示す回路図 である。

【図17】2入力ラッチ回路の構成を示す回路図である。

【図18】初期化動作を説明するためのフローチャート である。

【図19】リセットサイクルを示す波形図である。

【図20】スキャンインサイクルを示す波形図である。

【図21】モードセットサイクルを示す波形図である。

【図22】ライトオール動作を説明するためのフローチャートである。

【図23】ライトサイクルを示す波形図である。

【図24】リード・ライトオール動作を説明するためのフローチャートである。

【図25】リード・ライトサイクルを示す波形図である。

【図26】アジャストサイクルを示す波形図である。

【図27】スキャンアウトサイクルを示す波形図である。

【図28】ランダムマーチテストを説明するためのフロ ーチャートである。

【図29】 ランダムマーチテストを説明するためのフローチャートである。

【図30】この発明の第2の実施例の主要部の構成を示すプロック図である。

【図31】DOスキャンレジスタ群の構成を示すプロック図である。

【図32】DOスキャンレジスタの構成を示す回路図である。

【図33】DIスキャンレジスタ群の構成を示すプロック図である。

【図34】DIスキャンレジスタの構成を示す回路図である。

【図35】DIOスキャンレジスタの構成の他の例を示す回路図である。

【図36】DIOスキャンレジスタの構成の他の例を示す回路図である。

40

【図37】DIOスキャンレジスタの構成の他の例を示す回路図である。

【図38】DIOスキャンレジスタの構成の他の例を示す回路図である。

【図39】比較回路およびラッチイネーブル回路の構成 の他の例を示す図である。

【図40】第1の従来技術を示すブロック図である。

【図41】ADスキャンレジスタの構成を示す回路図である。

10 【図42】DIスキャンレジスタの構成を示す回路図である。

【図43】DOスキャンレジスタの構成を示す回路図である。

【図44】第1の従来技術におけるシフト動作を示すタイミング図である。

【図4.5】第1の従来技術におけるテスト時の動作を示すタイミング図である。

【図46】第2の従来技術を示すブロック図である。

【図47】第2の従来技術におけるテスト回路の構成を 20 示すプロック図である。

【図48】 RAMの一例を示す図である。

【図49】 魯込み動作を示す波形図である。

【図50】読出し・書込み動作を示す波形図である。

【図51】全周期系列を説明するための図である。

【図 5 2】 第 3 の従来技術における構成の一例を示すブロック図である。

【図53】第3の従来技術における構成の他の例を示す ブロック図である。

【図54】 デュアルポートRAMおよびテスト回路を含 30 む半導体集積回路装置を示すプロック図である。

#### 【符号の説明】

1 半導体チップ

2 デュアルポートRAM

2 b 3ポートRAM

3,3b テスト回路

100a, 100b, 100c ADスキャンレジスタ 群

400 DIOスキャンレジスタ群

410 DIOスキャンレジスタ

40 500 DMYスキャンレジスタ

600 リセット付きラッチ回路

700,800,900 マルチプレクサ

L2a, L2b 2入力ラッチ回路

G 17, G 18 NAND回路

G19 イクスクルーシブOR回路

dix, do 入力端子

di, dox 出力端子


SIR シリアル入力端子

SOR シリアル出力端子


50 SCK, SCK1M, SCK2M シフトクロック

41 なお、各図中同一符号は同一または相当部分を示す。

【図1】




[図7]




【図6】


42




【図8】





【図9】














【図4】





【図5】




【図11】 【図28】 400: DI Oスキャンレジスタ群 RAMテスト(0) 初期化 (0) DIX-A(m-1)DOX-B(m-1)CEA-A TMCEA CMP 初期化(1) SCK1M リード・ライトオール SCK2M 初期化 (0) リード・ライトオール SOD SID SOR >SIR SOR > SIR SOR DI-A(1)↓ DO-B(0) DI-A(m-1)DO-B(m-1)DO-B(1) DI-A(0)










[図44]











【図36】

【図51】


| DIX-A(i) DOX-B(i) 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 0 0 0 | 0 10進表示 |  |  |  |
|---|---------|--|--|--|
| SOX1 POX1 CAP THOEA SOX2 410 0 0 0                    |         |  |  |  |
| 1000  | 8       |  |  |  |
| 1100  | 1.2     |  |  |  |
|   | 1 4     |  |  |  |
|   | 15      |  |  |  |
| SIR TILL 0111   | 7       |  |  |  |
|   | 11      |  |  |  |
|   | 5       |  |  |  |
|   | 10      |  |  |  |
| 1101  | 1 3     |  |  |  |
| 0110  | 6       |  |  |  |
| DI-A(I) di DO-B(I) do 0 0 1 1                         | 3       |  |  |  |
| 1001  | 9       |  |  |  |
| [図37] 0100<br>0010                                    |         |  |  |  |




【図50】




【図38】




【図40】




【図43】



【図46】




【図52】




【図47】 | DOスキャンシブ 79群 ► DI スキャンレジ 分群 ADスキャンレジ、スタ群 SCK S

【図53】







# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER: